模擬IC版圖工程師(全職)

 

              招聘人數:1                                                年齡:22-32歲

              學歷:全日制本科(微電子等相關專業)       性別:不限

 

            崗位職責:

            1、根據電路圖合理進行版圖全局布局布線;

            2、根據工藝特點優化簡化版圖,并預留冗余;

            3、和設計師保持密切溝通,及時更新版圖;

            4、獨立完成DRC、LVS、ERC、EXT等版圖機器檢查項目,排除錯誤;

            5、嚴格按照版圖人工檢查規范檢查版圖工藝風險。

 

            崗位要求:

            1、有1年以上模擬電路版圖設計經驗。

            2、深刻理解半導體工藝制程及基礎電路原理知識,能熟練使用CADENCE集成電路設計軟件;

            3、熟練掌握模擬集成電路版圖設計方法(高精度匹配,寄生參數優化);

            4、深刻理解集成電路設計規則并能熟練進行驗證及修改;

            5、有人工排錯的豐富經驗,對版圖隱患有能力憑直覺發現并排除;

            6、熟練掌握Virtuoso/laker,Calibre/Dracula及相關軟件的安裝與配置;

            7、有版圖整體布局及優化能力;

 

            簡歷投遞:直接投送至zhaopin@chiplink-tech.com或BOSS直聘、智凌芯等招聘網站

            聯系方式:025-58186616轉8816

 

 

 

 

南京市智凌芯科技股份有限公司

©Copy Right @ 2003-2030 All Rights Reserved   蘇ICP備2021046156號-1

添加微信好友,詳細了解產品
使用企業微信
“掃一掃”加入群聊
復制成功
添加微信好友,詳細了解產品
我知道了
蘇ICP備2021046156號-1
人妻系列无码专区久久五月天